您好,欢迎来到中航军工!
收藏网站 客服在线      工作时间:9:00-18:00
首页 >> 新闻资讯

UG949 - UltraFast 设计方法指南(适用于赛灵思 FPGA 和 SoC)

发布时间:2021-03-27
发布者:ZHJG
已查看:217 次

Part 1

关于 UltraFast 设计方法论

赛灵思 UltraFast™ 设计方法论是一整套旨在帮助简化当今器件设计进程的最佳实践。鉴于这些设计的规模与复杂性,因此必须通过执行特定步骤与设计任务才能确保设计每个阶段都能成功完成。建议您遵循这些步骤和最佳实践进行操作,这将有助于您以尽可能最快且最高效的方式实现期望的设计目标。

  • 本指南中描述了各种设计任务、分析与报告功能,以及用于设计创建和收敛的最佳实践。

  • 《UltraFast 设计方法快捷参考指南》(UG1231) 中采用易于使用的双面卡格式着重讲解了主要设计方法论步骤。

  • 《UltraFast 设计方法时序收敛快捷参考指南》(UG1292) 提供了有关时序收敛的建议,包括运行初始设计检查、设定设计基线和解决时序违例。

  • 《UltraFast 设计方法检查表》(XTP301) 可从赛灵思 Documentation Navigator 获取,也可作为独立电子数据表获取。您可使用此检查表来识别整个设计进程中的常见错误和决策点。

  • 《UltraFast 设计方法论系统级设计流程》图展示了 赛灵思 Documentation Navigator 中提供的整个 Vivado®Design Suite 设计流程。您可单击图中的设计步骤以打开相关文档、宣传材料以及常见问题及解答以帮助您入门。

建议:除上述资源外,赛灵思建议,处理嵌入式设计时请参阅《UltraFast 嵌入式设计方法指南》 (UG1046),通过 Vivado IP integrator 使用基于 C 语言的 IP 开发复杂系统时,则请参阅《UltraFast Vivado HLS 方法指南》(UG1197)。

赛灵思提供了以下资源以帮助您有效利用 UltraFast 设计方法论的优势: 

提示:赛灵思还为每个设计阶段提供了方法论相关的设计规则检查 (DRC),可在 Vivado Design Suite 中使用 report_methodology Tcl 命令获取。



Part 2

如何使用本指南

本指南为最大限度提高系统集成和设计实现的生产力提供了一套最佳实践方法。其中包含对应如下主题的高层次信息、设计指南和设计决策利弊取舍: 

  • 第 2 章:开发板和器件规划:其中涵盖了赛灵思建议在创建设计前完成的决策和设计任务。包括 I/O 管脚分配和时钟规划、PCB 布局注意事项、器件容量和吞吐量评估、替代器件定义、功耗估算以及调试。

  • 第 3 章:使用 RTL 创建设计:涵盖有关 RTL 定义以及 IP 配置和管理的最佳实践。

  • 第 4 章:设计约束:提供相关建议,用于创建适当的时序、功耗和物理约束,以及用于指定综合与实现阶段所使用的其它约束、属性及其它元件。

  • 第 5 章:设计实现:涵盖适用于设计的综合与实现的可用选项和最佳实践。

  • 第 6 章:设计收敛:涵盖用于在设计上达成时序收敛或降低功耗估算的各种设计分析和实现方法。还包含为设计添加调试逻辑以便对硬件进行验证的相关注意事项。